DDR3 Controller Core User Guide

UG-DC Core

V1.4



易灵思（深圳）科技有限公司

版权所有，侵权必究

2023/11/22

修订记录

日期	修订版本	描述	作者
2023/11/22	V1.4	DDR3 Controller Core User Guide	

目录

1 标识 1
2 简介 1
3 特征 1
4 资源 1
5 功能描述 2
5.1 总体设计 2
5.2 端口 2
5.3 参数 4
5.4 校准过程 7
5.4.1 原理展示 7
5.4.2 校准流程 7
5.5 读操作时序 9
5.6 写操作时序 9
5.7 PHY 层结构设计 9
6 示例设计 10
6.1 文件目录结构 10
6.2 IP 生成 11
6.3 Interface Designer Settings 13
6.3.1 PLL Settings 13
6.3.2 Interface Designer Settings for GPIO 16
6.4 参考设计 17
6.4.1 总体设计框图 17
6.4.2 硬件需求 17
6.4.3 Virtual IO 界面 18
6.4.4 Logic Analyzer 界面 21
6.4.5 仿真 21

图目录

图 1 DDR3 控制器逻辑顶层结构图.....2
图 2 校准流程图.....8
图 3 突发读传输.....9
图 4 突发写传输.....9
图 5 PHY 层结构框图.....10
图 6 文件目录结构图.....11
图 7 IP 生成器文件图标.....12
图 8 路径选择.....12
图 9 IP generate 界面.....13
图 10 400Mbps PLL 参考设计图.....14
图 11 800Mbps PLL 参考设计图.....15
图 12 1000Mbps PLL 参考设计图.....16
图 13 参考设计总体框图.....17
图 14 硬件连接图.....18
图 15 vio0 总体图.....18
图 16 开始标志界面.....18
图 17 配置模式界面.....19
图 18 统计界面.....20

表目录

表 1 资源效率表（CK_RATIO =4）.....1
表 2 资源效率表（CK_RATIO =2）.....1
表 3 DDR3 core 端口.....2
表 4 用户参数定义.....4
表 5 400Mbps PLL 设置表格.....13
表 6 800Mbps PLL 设置表格.....14
表 7 1000Mbps PLL 设置表格.....15
表 8 引脚参考设置表格.....16
表 9 Memory_Test 模式配置指导表.....19
表 10 错误定位信息表.....19
表 11 效率统计输出说明表.....20
表 12 逻辑分析仪信号列表.....21
表 13 仿真文件列表.....21

1 标识

文档名称：DDR3 Controller Core User Guide
文档编号：UG-DC Core
文档版本号：V1.4

2 简介

DDR3 控制器是一种与标准 DDR SDRAM 模块相连接的内存控制器。该控制器可以处理与 DDR3 模块接口的时序参数、优先级和内存操作。

3 特征

- 模式寄存器集（MRS）自定义
- 完全参数化，兼容 JESD79-3 标准
- 支持 X8 X16 的 DDR3/DDR3L 颗粒
- 最高数据率支持 1000M bps（x16 DDR）
- BL（burst length）=8
- 支持 AXI4 接口
- 自动校准
- 支持：
  - 只支持 1 Rank
  - 支持 Bank 交叉读写
  - 支持 1/2 速率，1/4 速率
- Verilog HDL RTL 和仿真测试平台

注：本 DDR3 控制器支持在所有 Titanium FPGA 上运行。

4 资源

由于参数的不同会导致资源相差较大，故在这里列举当 DQ 为 16 时的两种情况以供参考：

当 CK_RATIO =4 时，即 core_clk 为 100M 时，此时 AXI4 接口的数据位宽为 128bit：

表 1 资源效率表（CK_RATIO =4）

FPGA	Parameter	Logic Elements(logic, Adders,FlipFlops,etc.)	Memory Blocks	DSP Blocks	F_{MAX}(MHz)	Efinity® Version
Ti180 M484 C4	ASYN_AXI_CLK=1	6186/172800（3.6%）	41	0	600	2022.2
Ti180 M484 C4	ASYN_AXI_CLK=0	5698/172800（3.3%）	23	0	600	

当 CK_RATIO =2 时，即 core_clk 为 200M 时，此时 AXI4 接口的数据位宽为 64bit：

表 2 资源效率表（CK_RATIO =2）

FPGA	Parameter	Logic Elements(logic, Adders,FlipFlops,etc.)	Memory Blocks	DSP Blocks	F_{MAX}(MHz)	Efinity® Version
Ti180 M484 C4	ASYN_AXI_CLK=1	5357/172800（3.1%）	24	0	600	2022.2

Ti180 M484 C4	ASYN_AXI_CLK=0	4840/172800（2.8%）	13	0	600	

5 功能描述

5.1 总体设计

当系统复位完成后，DDR3 软控制器内核首先进行校准初始化，内核会通过 cal_done 信号指示校准完成，从而进入用户可操作模式。有关自动校准过程的更多信息，请参阅第 5.4 节的校准过程描述。

整个 DDR3 控制器模块的功能如下图




图 1 DDR3 控制器逻辑顶层结构图

各子模块功能描述如下：

1) AXI4：实现 AXI4 标准协议的功能，在 AXI4 接口和用户接口之间进行转换；
2) lb2_axi_clk：AXI4 模块与后级模块（local_bus_ctl）之间的时钟域转换模块；
3) local_bus_ctl：DDR 地址空间接口和用户接口之间的转换功能；
4) memory_bus_ctl：实现对 DDR3 SDRAM 的控制，将用户的读写转换为各种 SDRAM 命令；
5) CAL（calibration）：实现对 DDR3 的校准和初始化；
6) PHY：与 DDR3 SDRAM 的硬件接口；

5.2 端口

表 3 DDR3 core 端口

Name	I/O	Description
时钟与复位信号		
axi_clk	I	axi 接口时钟
core_clk	I	内部控制器时钟
sdram_clk	I	DDR 的命令通道时钟

rx_cal_clk	I	DDR 的读数据通道时钟
tx_cal_clk	I	DDR 的写 DQS 通道时钟
tx_cal_clk_90edge	I	DDR 的写数据通道时钟
rstn	I	系统复位，低有效
PLL 调相接口		
pll_shift	O	校准时，PLL 的输出时钟相位值
pll_shift_sel	O	校准时，选择需要移动相位的 PLL 的输出时钟
pll_shift_ena	O	校准时，PLL 的输出时钟相位值使能信号，高有效
AXI4 总线		
Write address channel		
s_axi_awready	O	从设备已准备好接收地址和相关的控制信号
s_axi_awvalid	I	主设备给出的地址和相关控制信号有效
s_axi_awaddr	I	写突发操作中第一次数据传输的地址
s_axi_awlen	I	标识每次突发传输的传输次数
s_axi_awsize	I	每次突发传输的大小
s_axi_awburst	I	突发类型，包括突发类型和突发大小信息，该字段决定了每次突发传输时地址的计算方法
s_axi_awprot	I	保护类型
s_axi_awlock	I	锁定类型，提供关于传输时原子特性的额外信息
s_axi_awcache	I	存储器类型
Write data channel		
s_axi_wready,	O	从设备已准备好接收数据选通信号
s_axi_wvalid	I	主设备给出的数据和字节选通信号有效
s_axi_wdata	I	写出的数据
s_axi_wstrb	I	数据的字节选通，数据中每 8bit 对应这里的 1bit
s_axi_wlast	I	主设备给出的数据和字节选通信号有效
Write response channel		
s_axi_bready	I	主设备已准备好接收写响应信号
s_axi_bvalid	O	从设备给出的写响应信号有效
s_axi_bresp	O	写响应，该信号表示写传输的状态
Read address channel		
s_axi_arready	O	主设备给出的地址和相关控制信号有效
s_axi_arvalid	I	主设备给出的地址和相关控制信号有效
s_axi_arcache,	I	存储器类型
s_axi_arlock	I	锁定类型，提供关于传输时原子特性的额外信息
s_axi_arprot	I	保护类型
s_axi_arburst	I	突发类型，包括突发类型和突发大小信息，该字段决定了每次突发传输时地址的计算方法
s_axi_arsize	I	表示每次突发传输的大小
s_axi_arlen	I	标识每次突发传输的传输次数
s_axi_araddr	I	读突发操作中第一次数据传输的地址
Read data channel		

s_axi_rready	I	主设备已准备好接收读取的数据和响应信息
s_axi_rvalid	O	从设备给出的数据和响应信息有效
s_axi_rdata	O	存储器类型
s_axi_rlast	O	读响应，这信号表示读传输的状态
s_axi_rresp	O	读响应，这信号表示读传输的状态
debug 和校准信号		
wrlvl_dq_check	O	write leveling 模式下 8 个相位的检测结果
rd_level_dqs_check	O	read leveling 模式下 8 个相位的检测结果
rdlvl_shift	O	read leveling 模式下最终选择的相位
wrlvl_shift	O	write leveling 模式下最终选择的相位
idelay_ld	O	写操作延时一拍的标志
mpr_rdlvl_dly	O	通过 MPR 模式确定 DDIO 的 HI 和 LO。
cal_done	O	校准结束标志
DDR interface		
ddr_ck_hi	O	DDR3 CK output for DDIO HI.
ddr_ck_lo	O	DDR3 CK output for DDIO LO
ddr_cke	O	DDR3 CKE
ddr_reset_n	O	DDR3 RESET#
ddr_cs_n	O	DDR3 CS#
ddr_ras_n	O	DDR3 CAS#
ddr_cas_n	O	DDR3 CAS#
ddr_we_n	O	DDR3 WE#
ddr_addr	O	DDR3 A[15:0].
ddr_ba	O	DDR3 BA[2:0].
ddr_dqs_oe	O	DQS output enable
ddr_dqs_oe_n	O	DQS output enable invert
ddr_dq_oe	O	DQ output enable
ddr_dqs_in_hi	I	DDR3 DQS input for DDIO HI.
ddr_dqs_in_lo	I	DDR3 DQS input for DDIO LO.
ddr_dq_in_hi	I	DDR3 DQ input for DDIO HI.
ddr_dq_in_lo	I	DDR3 DQ input for DDIO LO.
ddr_dqs_out_hi	O	DDR3 DQS output for DDIO HI.
ddr_dqs_out_lo	O	DDR3 DQS output for DDIO LO.
ddr_dq_out_hi	O	DDR3 DQ output for DDIO HI.
ddr_dq_out_lo	O	DDR3 DQ output for DDIO LO.
ddr_dm_hi	O	DDR3 DM output for DDIO HI.
ddr_dm_lo	O	DDR3 DM output for DDIO LO.
ddr_odt	O	DDR3 ODT.

5.3 参数

表 4 用户参数定义

Name	Option	Description
SDRAM interface parameter		
CKE_WIDTH	1	SDRAM CKE（Clock Enable）信号的位宽
CS_WIDTH	1	SDRAM CS（Chip Select）信号的位宽
RANK_WIDTH	1	SDRAM RANK（Clock Enable）信号的位宽
BANK_WIDTH	3	SDRAM BANK（Bank Address）信号的位宽
ROW_WIDTH	0-16	SDRAM ROW（Row Address）信号的位宽
COL_WIDTH	0-16	SDRAM COL（Column Address）信号的位宽
DM_WIDTH	DQ_WIDTH/8	SDRAM DM（Data Mask）信号的位宽
DQS_WIDTH	DQ_WIDTH/8	SDRAM DQS（Data Strobe）信号的位宽
DQ_WIDTH	8，16，32，64	SDRAM DQ（data）信号的位宽
ODT_WIDTH	1	SDRAM ODT（On Die Termination）信号的位宽
CK_WIDTH	1	SDRAM CK（Clock）信号的位宽
DRAM_WIDTH	8	SDRAM DRAM 的字节位宽
RANKS	1	生产商把 64bit 集合称为一个物理 BANK（Physical BANK），简写为 P-BANK。为了和逻辑 BANK 相区分，也经常把 P-BANK 称为 RANK 或 Physical RANK,把 L-BANK 则简称为 BANK
DQ_CNT_WIDTH	3	DQ_WIDTH 所需要的位宽
DQS_CNT_WIDTH	1	DQS_WIDTH 所需要的位宽
AXI 接口参数		
AXI_ADDR_WIDTH	1-32	AXI4 接口的地址位宽：RANK_WIDTH + BANK_WIDTH + ROW_WIDTH + COL_WIDTH.
AXI_DATA_WIDTH	32,64,128,256	AXI4 接口的数据位宽： 2*CK_RATIO* DQ_WIDTH
测试模块参数		
DDR_CLK_PERIOD	用户自行配置	DDR 时钟频率如果 100mz 则 DDR_CLK_PERIOD = 32'd100_000_000;
AXI_CLK_PERIOD	用户自行配置	AXI 时钟频率如果 100mz 则 DDR_CLK_PERIOD = 32'd100_000_000;
DDR_DATA_WIDTH	用户自行配置	DDR，或者测试 RAM 的实际数据位宽，（如果是全双工的 RAM 需要将位宽乘以 2）
DDR Timing Definitions		
tCK	单位：ps	Clock Period; 时钟周期
tCKE	单位：ps	CKE minimum pulse width
tFAW	单位：ps	Four activate window for 1KB/2KB page size； 在 tFAW 时间间隔内不能发送超过 4 个激活（ACTIVATE）命令。

tRAS	单位：ps	ACTIVE to PRECHARGE command period； tRAS 是 ACTIVE 命令到 PRECHARGE 命令之间的最小时间。
tRCD	单位：ps	ACT to internal read or write delay time； 在发送列读写命令时必须与前面的 bank 激活命令（行有效也在其中）有一个间隔，这个间隔被定义为 tRCD，即 RAS to CAS Delay（RAS 至 CAS 延迟），可以理解为行选通周期。
tREFI	单位：ps	Average periodic refresh interval； Refresh周期，表示“刷新周期”，指的是内存模块的刷新周期。
tRFC	单位：ps	REF command to ACT or REF command time； 刷新时间间隔
tRP	单位：ps	PRE command period； 单个BanK的PRECHARGE命令发出后，需要tRP时间段
tRRD	单位：ps	ACTIVE to ACTIVE command period for 1KB/2KB page size； 不同Bank之间的激活命令时间间隔被称为tRRD
tRTP	max(4tCK,7.5ns) 单位：ps	Internal READ Command to PRECHARGE Command delay； 当READ命令之后跟随PRECHARGE命令时，要满足tRTP的时间间隔要求
tWTR	max(4tCK,7.5ns)； 单位：ps	Delay from start of internal write transaction to internal read command； 当WRITE命令之后跟随READ命令时，要满足tWTR的时间间隔要求
tZQI	max(512tCK, 640ns) 单位：ns	Power-up and RESET calibration time； 上电后进行ZQ校准的时间；
tZQCS	max(64tCK,80ns)	Normal operation Short calibration time； ZQCS 在正常操作时跟踪连续的电压和温度变化，ZQCS 命令需要 64 个时钟周期。
CWL	单位：tCK	CAS write Latency； 内部写命令和第一个 bit 有效数据输入之间的时钟周期延时
CL	单位：tCK	CAS Latency； 从读命令发出到有效数据到 DDR 端口的延时，以时钟为单位。
nAL	单位：tCK	Additive Latency； 附加延迟是使用 Post CAS 技术时，总线上发出 CAS 信号（读写/命令）后到这个指令实际被执行的延时
DDR mode options		

RTT_NOM	RZQ/4，RZQ/6， RZQ/8，RZQ/2	在写调平(write leveling)模式下，仅 RTT_nom 可用。
RTT_WR	RZQ/4，RZQ/6， RZQ/8，RZQ/2	在写模式下，可以使能 RTT_wr 来动态改变 ODT 而不需要重新设置 MR 寄存器。
BURST_MODE	8	DDR Burst Length
MEM_ADDR_ORDER	BANK_ROW_COLUMN	s_axi_awaddr 中对应的 DDR 地址空间的排序； 例：“BANK_ROW_COLUMN”即为{bank，row，col}
RX_CLK_SEL	2	rx_cal_clk 处于 PLL 的第几个输出；例 2： pll_clk_out2 为 rx_cal_clk
TX_CLK_SEL	3	tx_cal_clk 处于 PLL 的第几个输出；
TX_CLK_90EDGE_SEL	0	tx_cal_clk_90edge 处于 PLL 的第几个输出；
CK_RATIO	2，4	core_clk 与 sdram_clk 之间的比例关系； 例如：800Mbps 下 sdram_clk 为 400M： 4：core_clk 为 100M； 2：core_clk 为 200M
ASYN_AXI_CLK	1	AXI4 模块和 local_bus_ctl 模块之间的时钟域转换模块； 1：调用 lb2_axi_clk 模块，AXI4 模块与后级模块（core_clk）之间可以使用不同的时钟； 0：不调用 lb2_axi_clk 模块；AXI4 模块与后级模块（core_clk）之间使用相同的时钟

5.4 校准过程

5.4.1 原理展示

MRS: MODE Register Set，模式寄存器设置。为了应用的灵活性，不同的功能、特征和模式等功能通过设置 DDR3 器件内部的四个 mode register 来实现。模式寄存器 MR 没有缺省值，因此模式寄存器 MR 必须在上电或者复位后被初始化，这样才能使 DDR 正常工作。正常工作模式下，MR 也可以被重新写入。模式寄存器，分为 MR0、MR1、MR2 和 MR3。

1) MR0 用来设置 DDR3 的不同操作模式的寄存器：包括突发长度、读取突发种类、CAS 长度、测试模式、DLL 复位等。
2) MR1 用来设置是否使能 DLL、输出驱动长度、Rtt_Nom、额外长度、写电平使能等的寄存器。
3) MR2 用来设置控制更新的特性，Rtt_WR 阻抗，和 CAS 写长度的寄存器。
4) MR3 用来设置 MPR 模式的寄存器。

5.4.2 校准流程




图 2 校准流程图

校准步骤如下：

1. 初始化：通过 MRS 命令访问 SDRAM 的寄存器，并配置相关参数，寄存器有 4 个（MR0/MR1/MR2/MR3）。
2. DQS LOCKED：读取 DQS 信号本身采样窗口的校准；和读方向的采样时钟(RX_CAL_CLK)对齐；校准逻辑发送连续读取命令，就会产生连续 DQS 信号，配置锁相环移相 RX_CAL_CLK 相位扫描 DQS 窗口，找到 DQS 窗口的中心位置。通过锁相环的动态调节移相 RX_CAL_CLK 扫描所有 DQS，找到最佳窗口位置。
3. Wrtie leveling：保证 DDR SDRAM 端能够使用 CK 采样到 DQS 信号的中心，即写方向的 DQS 信号与 CK 之间的时序满足。首先进入 Write Leveling 模式（使用 MRS），周期性向 DDR DRAM 模块发出周期性的写请求，查看所有 DQ 字节或的值，从 0 到 1 的变化作为锁定成功的标志，如果一直保持为 0 则锁定失败。通过锁相环的动态调节移相 TX_CAL_CLK 扫描所有返回状态，得出 8 个相位的锁定成功窗口，选取中心点作为最优校准值。
4. Multi-Purpose Register Read Leveling： 能够找到一个 DQS 对应的 DDIO 出来的两个 HI/LO 的正确采样关系。将 DDR 配置到 MPR 模式下，读取 MPR pattern 数据为 01010101，通过回读数据来区分 HI 和 LO。
5. Write Calibration：这一步是为了调试写模式的正确性，在同一个地址先写入数据，然后再读取回来，验证 DQS 和 DQ 之间相位关系是否准

确。由于 DDR 接口的不同，可能导致，DQS 会晚一个周期。方法：在特定的为位置写一组的数据，在从该位置读取数据与正确的序列进行比对。从 FIFO 出口判断，如果第一拍数据与 patten 有延迟，则相应的调整输出 DQ 的延迟。

5.5 读操作时序

当地址出现在地址总线后，传输的数据将出现在读数据通道上。设备保持 VALID 为低直到读数据有效。为了表明一次突发式读写的完成，设备用 RLAST 信号来表示最后一个被传输的数据。




图 3 突发读传输

5.6 写操作时序

主机发送地址和控制信息到写地址通道中，然后主机发送每一个写数据到写数据通道中。当主机发送最后一个数据时，WLAST 信号就变为高。当设备接收完所有数据之后他将一个写响应发送回主机来表明写事务完成。




图 4 突发写传输

5.7 PHY 层结构设计

PHY 模块的结构框图如下：




图 5 PHY 层结构框图

PHY 模块由 3 个 FIFO 和一个 phy_ctl 模块组成：

- CMD_FIFO 实现命令（ras_n/cas_n/we_n/ba/addr）从控制器到 PHY 的跨时钟域处理。
- DIN_FIFO 实现读操作时，DQ 数据从 PHY 到控制器的跨时钟域处理。
- DOUT_FIFO 实现写操作时，DQ 数据从控制器到 PHY 的跨时钟域处理。
- PHY_CTL 实现控制器到 PHY 接口的时序控制。

6 示例设计

6.1 文件目录结构

整个示例设计的文件目录结构如下图所示：

- Example_design
  - par
    - ddr3_controller_ti180m484； //存放工程的目录包含sdc文件与管脚约束文件
  - rtl；
    - common； //存放工程代码的公共模块
    - ddr3_controller //存放工程代码的DDR3控制模块
    - memory_test //存放工程代码的测试激励模块
    - ddr3_example_top.v //工程的顶层文件
    - ddr3_parameter.vh //工程的DDR3控制器参数文件
    - define.v //工程的参数文件
  - sim
    - tc001
      - tb //仿真平台的激励文件
- ip
  - ddr3_controller //存放工程代码的DDR3控制模块各个子模块
    - rtl
      - axi4_bus_ctl //存放axi4相关接口的代码
      - common //存放公共模块的代码
      - local_bus_ctl //存放本地接口的代码
      - memory_bus_ctl //存放内存控制器的代码
      - phy_ctl //存放PHY接口的代码
      - ddr3_top.v //DDR3控制器的顶层
      - ddr3_parameter.vh //存放DDR3控制器相关的参数文件
    - ui
      - ip //IP的源文件，可以选择放或者不放
      - output //默认生成的参数文件存放地址
      - ipgenerator.py //工具的源代码
      - run.bat //运行文件
- ug // 用户手册

图 6 文件目录结构图

6.2 IP 生成

在配套的工程目录结构下，即 UI 文件夹下会有一个 IP 生成器来帮助生成 DDR3 控制器所需要的参数，其目录结构与文件如下图：




图 7 IP 生成器文件图标

双击 run.bat 文件运行该程序，由于本程序是依靠 efinty 软件的 UI 界面进行开发的，故初次运行会弹出一个选择窗口如下：




图 8 路径选择

在此窗口里，选择 efinty 软件的安装路径下的 bin 文件夹，然后选择 setup.bat 文件，例如：<path>\Efinity\2022.2\bin\setup.bat。

选择好路径以后就会进入到下面的一个界面，在这里设置对应 DDR3 的参数，例如数据位宽，DDR 时序等。点击“generate”选项即可生成一个 ddr_parameter.vh 文件。用该文件去替换掉 example/rtl 目录下的所有 ddr_parameter.vh；




图 9 IP generate 界面

6.3 Interface Designer Settings

6.3.1 PLL Settings

控制器需要 5 个时钟，分别为 core_clk（用户逻辑时钟域、AXI4 接口时钟域以及核心处理器的时钟域）、sdram_clk（主要为发起 DDR 命令的时钟）、rx_cal_clk（读方向的时钟）、tx_cal_clk（写 DQS 方向的时钟）以及 tx_cal_clk_90edge（写 DQ 方向的时钟）。5 个时钟需要来自同一个晶振，但是可以使用不同的 PLL 生成。

4 个时钟（sdram_clk、rx_cal_clk、tx_cal_clk、tx_cal_clk_90edge）的频率由 DDR3 的传输速率决定，为传输速率的二分之一；例如 DDR3 速率为 800Mbps，则 4 个时钟的频率为 400M，4 个时钟之间仅相位不同。core_clk 与这 4 个时钟之间关系由 CK_RATIO 参数决定，CK_RATIO 参数决定 core_clk 与 4 个时钟之间的比例关系；例如当 CK_RATIO 为 4 的时候， sdram_clk 为 400M，则 core_clk 为 100M；当 CK_RATIO 为 2 的时候，sdram_clk 为 400M，则 core_clk 为 200M。

在 PLL 的 manual 模式下，需要去手动调整 FPLL 的时钟频率，其为 DDR3 速率的 4 倍；例如 DDR3 速率为 800Mbps，则 FPLL 频率为 3200M。

下文例举了 3 种不同速率的设置方式可作为参考，100M 的输入时钟可以作为次锁相环的参考时钟； DDR 控制器的用户时钟 core_clk 可以使用另外的 PLL 来生成。

6.3.1.1 400Mbps 的参考配置

表 5 400Mbps PLL 设置表格

Option	Instance Name	Clock Frequency (MHz)	Phase Shift
Output Clock 0	tx_cal_clk_90edge	200	Dynamic

Output Clock 1	sdram_clk	200	0
Output Clock 2	rx_cal_clk	200	Dynamic
Output Clock 3	tx_cal_clk	200	Dynamic
Output Clock 4	feedback_clk	50	0
FPLL		1600	0

下图为 PLL 的手动设置参考：




图 10 400Mbps PLL 参考设计图

6.3.1.2 800Mbps 的参考配置

表 6 800Mbps PLL 设置表格

Option	Instance Name	Clock Frequency (MHz)	Phase Shift
Output Clock 0	tx_cal_clk_90edge	400	Dynamic
Output Clock 1	sdram_clk	400	0
Output Clock 2	rx_cal_clk	400	Dynamic
Output Clock 3	tx_cal_clk	400	Dynamic
Output Clock 4	feedback_clk	100	0
FPLL		3200	0

下图为 PLL 的手动设置参考：




图 11 800Mbps PLL 参考设计图

6.3.1.3 1000Mbps 的参考配置

表 7 1000Mbps PLL 设置表格

Option	Instance Name	Clock Frequency (MHz)	Phase Shift
Output Clock 0	tx_cal_clk_90edge	500	Dynamic
Output Clock 1	sdram_clk	500	0
Output Clock 2	rx_cal_clk	500	Dynamic
Output Clock 3	tx_cal_clk	500	Dynamic
Output Clock 4	feedback_clk	125	0
FPLL		4000	0

下图为 PLL 的手动设置参考：在此速率下，PLL 的参考输入时钟应为 125M。




图 12 1000Mbps PLL 参考设计图

6.3.2 Interface Designer Settings for GPIO

下表为 DDR 控制器的各个引脚的设置参考；

表 8 引脚参考设置表格

Block/Bus	Settings					
	Mode	I/O standard	Register Option	Double Data I/O Option	Clock	Inverted Clock
ddr_ck_hi	output	1.5 V Differential SSTL	register	resync	sdram_clk	
ddr_ck_lo	output	1.5 V Differential SSTL	register	resync	sdram_clk	
ddr_reset_n	output	1.5 V SSTL	none			
ddr_cke	output	1.5 V SSTL	register		sdram_clk	
ddr_addr	output	1.5 V SSTL	register		sdram_clk	
ddr_ba	output	1.5 V SSTL	register		sdram_clk	
ddr_cs_n	output	1.5 V SSTL	register		sdram_clk	
ddr_cas_n	output	1.5 V SSTL	register		sdram_clk	
ddr_ras_n	output	1.5 V SSTL	register		sdram_clk	
ddr_we_n	output	1.5 V SSTL	register		sdram_clk	
ddr_dqs_in_hi	input	1.5 V Differential SSTL	register	resync	rx_cal_clk	
ddr_dqs_in_lo	input	1.5 V Differential SSTL	register	resync	rx_cal_clk	
ddr_dq_in_hi	input	1.5 V SSTL	register	resync	rx_cal_clk	
ddr_dq_in_lo	input	1.5 V SSTL	register	resync	rx_cal_clk	

ddr_dqs_oe	output	1.5 V SSTL	register		tx_cal_clk	
ddr_dqs_oe_n	output	1.5 V SSTL	register		tx_cal_clk	
ddr_dq_oe	output	1.5 V SSTL	register		tx_cal_clk _90edge	
ddr_dqs_out_hi	output	1.5 V Differential SSTL	register	resync	tx_cal_clk	
ddr_dqs_out_lo	output	1.5 V Differential SSTL	register	resync	tx_cal_clk	
ddr_dq_out_hi	output	1.5 V SSTL	register	resync	tx_cal_clk _90edge	
ddr_dq_out_lo	output	1.5 V SSTL	register	resync	tx_cal_clk _90edge	
ddr_dm_hi	output	1.5 V SSTL	register	resync	tx_cal_clk _90edge	
ddr_dm_lo	output	1.5 V SSTL	register	resync	tx_cal_clk _90edge	
ddr_odt	output	1.5 V SSTL	register		sdram_clk	

6.4 参考设计

6.4.1 总体设计框图

易灵思为你提供了参考设计以供你能够快速的使用本控制器，本参考设计的框图如下：其中包含了一个内存测试模块，而 DDR3 控制器直接与外部的 SDRAM 相连。其中内存测试模块可以通过设置不同的模式来对 DDR 进行读写测试。




图 13 参考设计总体框图

6.4.2 硬件需求

本次的参考设计可以在易灵思的 Titanium Ti180 M484 开发板上测试，需要一块 FMC DDR3 GPIO 子卡，按照下图的连接方式连接到 Ti180 M484 开发板上。




图 14 硬件连接图

6.4.3 Virtual IO 界面

本设计提供了 VIO（Virtual IO）口可以供用户选择不同的参数来选择测试模式，下图为本设计中的 VIO 界面；




图 15 vio0 总体图

6.4.3.1 mode_en



图 16 开始标志界面

mode_en 为开始测试信号,置为 1 之后开始工作，置为 0 后则会清除所有寄存器并且暂停测试过程。当需要修改测试模式时，需要先将该信号置为 0，然后

修改对应参数，最后再将其置为 1。

6.4.3.2 测试模式配置界面

↕	axi_mode	Source	2	Bin	00	Text
↕	addr_mode	Source	2	Bin	00	Text
↕	len_mode	Source	2	Bin	00	Text
↕	data_mode	Source	2	Bin	00	Text
↕	saddr	Source	32	Hex	00000000	Text
↕	faddr	Source	32	Hex	00000000	Text
↕	flen	Source	8	Hex	00	Text
↕	fdata	Source	128	Hex	00000000000000…	Text

图 17 配置模式界面

配置测试模式，注意配置时需要将 mode_en 置为 0，配置完成后 mode_en 置为 1 后开始运行

1) 初始化配置信息

在上电后，工程处于初始化状态，此时用户需配置 axi_mode、addr_mode、len_mode、data_mode。默认状态下，axi_mode 的工作模式为读写，axi_add、axi_len 和 axi_data 工作模式为递增。

表 9 Memory_Test 模式配置指导表

axi_mode	addr_mode	len_mode	data_mode	mode_en
00[AXI 读写]	00[burst addr 递增]	000[burst len 递增]	00[burst data 递增]	1 work
01[AXI 只写]	01[burst addr 固定]	001[burst len 固定]	01[burst data 固定]	
10[AXI 只读]	10[burst addr 随机]	010[burst len 自然数随机]	10[burst data 随机]	0 stop
11[未定义]	11[未定义]	100[burst len 2^n 递增]	11[未定义]	
		110[burst len 2^n 随机]		

注：自然数随机和递增，代表在 0-255 内所有自然数的取值，2n 递增、随机代表在，len＝0，1，3，7，15，31，63，127，255 内取值，此模式是为了满足 AXI4 协议的 4k 边界问题而增加，但能否正常访问还和数据位宽有一定的关系，即：这样的 len 变化也是有可能出现跨越 4k 边界的问题，如果出现此类问题，推荐使用固定 len 访问保证 len 在 4k 的 page 内或者对齐以固定 len 传输（len＝0，1，3，7，15，31，63，127，255）这样能够满足测试需求。

6.4.3.3 错误信息统计界面

下表为在测试过程中出现的错误统计信息：

表 10 错误定位信息表

Name	Description
error	错误指示信号，有错误时会拉高
err_cnt	错误计数器，位宽为 16，对每一个错误计数，最大计数到 16'hffff
err_addr	错误 burst 起始地址
err_position	该 burst 的第几个周期的数据

ref_data	正确的参考数据（写入的原始数据）
err_data	实际读回的错误数据


6.4.3.4 效率统计界面

下表为读写效率的统计：

表 11 效率统计输出说明表

Name	Description
StatiClr	效率统计清零，高电平有效
TestTime	每次清零之后的测试时间（秒）
OpTotCyc	AXI 实际周期数量（数据传输周期数）
OpActCyc	AXI 总操作周期数量（总的时钟周期数）
OpEffic	AXI 读写总效率
RdOpEffic	AXI 读效率
WrOpEffic	AXI 写效率
BandWidth	带宽
WrPeriMin	写 burst 的最小周期
WrPeriAvg	写 burst 的平均周期
WrPeriMax	写 burst 的最大周期
RdPeriMin	读 burst 的最小周期
RdPeriAvg	读 burst 的平均周期
RdPeriMax	读 burst 的最大周期

注：下图为实际测试时的界面



- 观察效率时需要将 OpEffic、RdOpEffic、WrOpEffic 这几个端口改为十进制展示，如图中的效率分别为，%75.2、%37.6、%37.6。
- 如果需要在测试过程中重新计算结果，只需要给 StatiClr 端口输入一个高有效的脉冲即可，建议将 vio 的控制方式改为 toggle。

6.4.3.5 数据量统计界面

data_statistics 是数据量统计计数器，但是却不是实时统计数量，而是当有 2^{18} -1 个数据时时，data_statistics 才会加 1，故该计数器仅表示为内部一直存在读写操作。



图 18 统计界面

6.4.3.6 DDR3 控制器监控界面

cal_done 信号为 DDR3 软核校准成功的标志，若为 1，则代表已经校准成功，否则未校准成功；ddr_reset 信号为 DDR3 软核控制器的复位按钮，低有效。



6.4.4 Logic Analyzer 界面

本设计提供了在线逻辑分析仪以供用户可以在线调试，其中预先添加的信号如下图所示：

表 12 逻辑分析仪信号列表

name	width	note
idelay_ld	1	写数据延迟一拍标志
mpr_rdlvl_dly	1	调整读数据 DQ 的 hi 和 lo 的顺序
wrlvl_dq_check	8	写数据的 8 个时钟相位可用情况
rd_level_dqs_check	8	读数据的 8 个时钟相位可用情况
pll_shift_ena	1	动态修改 PLL 的相位使能信号
pll_shift_sel	5	选择 PLL 某一路输出时钟的相位的使能信号
pll_shift	3	动态修改 PLL 的相位值

6.4.5 仿真

该套件提供完整的仿真示例，用户可快速的仿真测试。仿真目录：“../example_design/sim/tc001”。

表 13 仿真文件列表

Directory/File	Note
run.do	仿真测试的运行脚本
wave.do	预先添加的波形文件
tb/EXF_sim	易灵思的仿真模型文件
tb/ddr3.sv	DDR3 的仿真模型文件
tb/ 1024Mb_ddr3_parameters.vh 2048Mb_ddr3_parameters.vh 4096Mb_ddr3_parameters.vh 8192Mb_ddr3_parameters.vh	DDR3 的仿真模型参数文件，根据个人需要选择不同大小的参数文件。
tb/tb_top.v	仿真平台的测试激励顶层